

Таблица 9  
Table 9


Обозначение микросхемы Microcircuit designation	Функциональное назначение Function	Напряжение источника питания, В Supply voltage, V	Ток потребления, мкА Current consumption, $\mu$ A	Выходное напряжение, В Output voltage, V		Время задержки распространения, нс Propagation delay time, ns	
				лог. «0» log. "0"	лог. «1» log. "1"	при включении $t_{prop. delay 1.0}$	при выключении $t_{prop. delay 0.1}$
Серия ЭК561 Family ЭК561 1 ЭК561ЛЕ5П	Четыре логических элемента «2ИЛИ-НЕ» Quad 2-input NOR gate	10 (3—15)	5,0	0,01	9,99	115	130
2 ЭК561ЛЕ6П	Два логических элемента «4ИЛИ-НЕ» Dual 4-input NOR gate	10 (3—15)	5,0	0,01	9,99	115	130
3 ЭК561ЛП2П	Четыре логических элемента «исключающие ИЛИ» Quad EXCLUSIVE OR gate	10 (3—15)	10	0,01	9,99	225	225
4 ЭК561ЛС2П	Четыре логических элемента «И-ИЛИ» Quad AND-OR gate	10 (3—15)	100	0,01	9,99	190	190
5 ЭК561ЛН1П	Шесть стробирующих логических элементов «НЕ» Hex NOT strobed gate	10 (3—15)	10	0,01	9,99	360	450
6 ЭК561ПУ4П	Шесть преобразователей уровня Hex level converters	10	5,0	0,01	9,99	110	140
7 ЭК561ТМ3П	Четыре D-триггера Quad D-flip-flop	10	20	0,01	99,9	560	560
8 ЭК561ТР2П	Четыре «R-S» триггера Quad R-S-flip-flop	10	20	0,01	9,99	360	360
9 ЭК561ТВ1П	Два «J-K» триггера Dual J-K-flip-flop	10	20	0,01	9,99	590	590
10 ЭК561ИЕ9П	Счетчик-делитель на 8 Counter/divider by 8	10	100	0,01	9,99	3150	3150
11 ЭК561ИЕ10П	Два четырехразрядных счетчика Dual 4-bit counter	10	100	0,01	9,99	500	500
12 ЭК561ИП2П	4-разрядный компаратор 4-bit comparator	10	100	0,01	9,99	600	600

Таблица 10  
Table 10

Обозначение микросхемы Microcircuit designation	Функциональное назначение Function	Напряжение источника питания, В Supply voltage, V	Удельная мощность потребления в режиме «хранения», мкВт/бит Store mode specific power consumption, $\mu$ W/bit	Время выборки разрешения, нс Enable access time, ns	Время цикла записи (считывания), нс Write (read) cycle time, ns	Емкость, пФ Capacity, pF	
						входная input	выходная output
Серия ЭК561 Family ЭК561 1 ЭК561РУ2А ЭК561РУ2Б	Оперативное запоминающее устройство со схемой управления (статическое) Информационная емкость 256 бит. Организация 256 × 1 Static 256 × 1 with control circuit	3—15 4,5—15	0,4 8	450 800	650 1100	8 10	10 18

Таблица 11  
Table 11


Обозначение микросхемы Microcircuit designation	Функциональное назначение Function	Напряжение источника питания, В Supply voltage, V	Мощность потребления, мВт Power consumption, mW	Выходное напряжение, В Output voltage, V		Коэффициент деления частоты Scaling ratio	Время задержки, мкс Delay time, $\mu$ s	
				лог. «1» log. "1"	лог. «0» log. "0"		включения turn-on	выключения turn-off
Серия К590 Family К590 1 К590ИР1	10-разрядный статический сдвигающий регистр на МОП транзисторах 10-digit static MOS-transistor shift register	5 ± 0,5 — 15 ± 1,5	300	9,3	—13	10,9—11,1	0,4	0,3



ЭК561ЛЕ6П

Таблица истинности  
Validity Table


Вход Input								Выход Output	
2	3	4	5	9	10	11	12	1	13
0	0	0	0	0	0	0	0	1	1
0	0	0	1	0	0	0	1	0	0
0	0	1	0	0	0	1	0	0	0
0	1	0	0	0	1	0	0	0	0
1	0	0	0	1	0	0	0	0	0
1	0	0	1	1	0	0	1	0	0
1	0	1	0	1	0	1	0	0	0
1	1	0	0	1	1	0	0	0	0
1	1	0	1	1	1	0	1	0	0
1	1	1	0	1	1	1	0	0	0
1	1	1	1	1	1	1	1	0	0
0	1	1	1	0	1	1	1	0	0
0	0	1	1	0	0	1	1	0	0
1	0	1	1	1	0	1	1	0	0
0	1	1	0	0	1	1	0	0	0
0	1	0	1	0	1	0	1	0	0



ЭК561ЛП2П

Таблица истинности  
Validity Table


Вход Input								Выход Output			
1	2	5	6	8	9	12	13	3	4	10	11
0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	1	0	1	0	1	1	1	1	1
1	0	1	0	1	0	1	0	1	1	1	1
1	1	1	1	1	1	1	1	0	0	0	0



ЭК561ЛС2П

Таблица истинности  
Validity Table

Вход Input										Выход Output			
6	7	4	5	2	3	15	1	9	14	10	11	12	13
0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	0	0	0	0	0	0	0	1	1	0	0	0	0
0	1	0	1	0	1	0	1	0	0	0	0	0	0
0	1	0	1	0	1	0	1	0	1	1	1	1	1
0	1	0	1	0	1	0	1	1	1	0	0	0	0
1	0	1	0	1	0	1	0	0	0	0	0	0	0
1	0	1	0	1	0	1	0	0	1	0	1	1	1
1	0	1	0	1	0	1	0	1	1	1	1	1	1
1	1	1	1	1	1	1	1	0	0	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	0	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1



ЭК561ЛН1П

Таблица истинности  
Validity Table


Вход Input									Выход Output				
1	3	4	6	10	12	13	15	2	5	7	9	11	14
0	0	0	0	0	0	0	0	1	1	1	1	1	1
1	1	0	1	1	0	1	1	0	0	0	0	0	0
0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	1	0	1	1	1	1	1	0	0	0	0	0	0
*	*	1	*	*	*	*	*	~	~	~	~	~	~

\* - произвольное логическое значение

~ - логическое состояние определяется значением напряжения, приложенного к выходу микросхемы извне, например в схеме «монтажное ИЛИ»

\* - "don't care" logic state


~ - the logic state is determined by the external voltage applied to the microcircuit output from the outside, such as, in a "wired OR" circuit



ЭК561ПУ4П

Таблица истинности  
Validity Table


Вход Input						Выход Output					
3	5	7	9	11	14	2	4	6	10	12	15
0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	1	1	1	1	1	1	1	1	1



ЭК561ТМ3П

Таблица истинности  
Validity Table


D1	D2	D3	D4	Такт V Time step V	Поляр- ность C Polarity C	Q1	Q2	Q3	Q4	$\bar{Q}1$	$\bar{Q}2$	$\bar{Q}3$	$\bar{Q}4$
4	7	13	14	5	6	2	10	11	1	3	9	12	15
0	0	0	0	0	0	0	0	0	0	1	1	1	1
0	1	1	1	0	0	1	1	1	1	0	0	0	0
1	1	1	1	1	0	1	1	1	1	0	0	0	0
0	0	0	0	1	0	1	1	1	1	0	0	0	0
0	0	0	0	0	1	1	0	0	0	1	1	1	1
0	0	0	0	1	1	0	0	0	0	1	1	1	1
1	1	1	1	0	0	1	1	1	1	0	0	0	0
1	1	1	1	1	0	1	1	1	1	0	0	0	0
0	0	0	0	0	0	0	0	0	0	1	1	1	1
0	0	0	0	1	0	0	0	0	0	1	1	1	1
1	1	1	1	1	0	0	0	0	0	1	1	1	1
1	1	1	1	1	1	1	1	1	1	0	0	0	0



ЭК561ТР2П

Таблица истинности  
Validity Table

Вход Input										Выход Output			
S1	S2	S3	S4	R1	R2	R3	R4	V	Q1	Q2	Q3	Q4	
4	6	12	14	3	7	11	15	5	2	9	10	1	
1	1	1	1	0	0	0	0	0	1	1	1	1	
0	0	0	0	0	0	0	0	1	1	1	1	1	
0	0	0	0	1	1	1	1	1	0	0	0	0	
0	0	0	0	0	0	0	0	1	0	0	0	0	
1	1	1	1	1	1	1	1	1	1	1	1	1	
X	X	X	X	X	X	X	X	0	-	-	-	-	




ЭК561ТВ1П

Таблица истинности  
Validity Table

$i^n$						$i^{n+1}$	
G	I	K	S	R	C	Q	$\bar{Q}$
0	1	X	0	0	$\text{—}/\text{—}$	1	0
1	X	0	0	0	$\text{—}/\text{—}$	1	0
0	0	X	0	0	$\text{—}/\text{—}$	0	1
1	X	1	0	0	$\text{—}/\text{—}$	0	1
X	X	X	0	0	$\text{—}/\text{—}$	$Q^n$	$\bar{Q}^n$
X	X	X	1	0	X	1	0
X	X	X	0	1	X	0	1
X	X	X	1	1	X	1	1


- X - любое значение
- $\text{—}/\text{—}$  - положительный фронт тактового сигнала
- $\text{—}/\text{—}$  - отрицательный фронт тактового сигнала
- X - "don't care" value
- $\text{—}/\text{—}$  - clock-pulse positive front
- $\text{—}/\text{—}$  - clock-pulse negative front




ЭК561ИЕ9П

Таблица истинности  
Validity Table

Вход Input			Выход Output								
Такт C Time step C	Разре- шение V Enable V	Уста- новка «0» Setting "0"	0	1	2	3	4	5	6	7	Выход пере- носа P Carry output P
14	13	15	2	1	3	7	11	4	5	10	12
1	0	1	1	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	0	0	1
0	0	0	0	1	0	0	0	0	0	0	1
1	0	0	0	0	1	0	0	0	0	0	1
0	0	0	0	0	0	1	0	0	0	0	1
1	0	0	0	0	0	1	0	0	0	0	1
0	0	0	0	0	0	0	1	0	0	0	1
1	0	0	0	0	0	0	1	0	0	0	0
0	0	0	0	0	0	0	0	1	0	0	0
1	0	0	0	0	0	0	0	0	1	0	0
0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	0	0	0	0	0	0	0	0	1
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	1
1	0	1	1	0	0	0	0	0	0	0	1
1	1	0	1	0	0	0	0	0	0	0	1
1	1	0	0	1	0	0	0	0	0	0	1
1	1	0	0	0	1	0	0	0	0	0	1
1	1	0	0	0	0	1	0	0	0	0	1
1	1	0	0	0	0	0	1	0	0	0	1
1	1	0	0	0	0	0	0	1	0	0	1
1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	1	0
1	1	0	0	0	0	0	0	0	0	0	1
1	1	0	1	0	0	0	0	0	0	0	1
1	1	0	0	0	0	0	0	0	0	0	1
1	1	0	0	0	0	0	0	0	0	0	1
1	1	0	0	0	0	0	0	0	0	0	1



ЭК561ИЕ10П




ЭК561ИП2П


Таблица состояний  
Validity Table

Вход Input							Выход Output		
A8 B8	A4 B4	A2 B2	A1 B1	A0 < B0	A0 = B0	A0 > B0	12	3	13
15 14	2 1	7 9	10 11	5	6	4	12	3	13
1 0	x	x	x	x	x	1	0	0	1
A8=B8 1 0	x	x	x	x	x	1	0	0	1
A8=B8 A4=B4 1 0	x	x	x	x	x	1	0	0	1
A8=B8 A4=B4 A2=B2 1 0	x	x	x	x	x	1	0	0	1
A8=B8 A4=B4 A2=B2 A1=B1 0 0	0	0	0	1	0	0	1	0	0
A8=B8 A4=B4 A2=B2 A1=B1 0 1	0	0	0	0	1	0	0	1	0
A8=B8 A4=B4 A2=B2 A1=B1 1 0	0	0	0	x	x	x	1	0	0
A8=B8 A4=B4 A2=B2 A1=B1 1 1	0	0	0	x	x	x	1	0	0
A8=B8 A4=B4 0 1	x	x	x	x	x	x	1	0	0
A8=B8 0 1	x	x	x	x	x	x	1	0	0
0 1	x	x	x	x	x	x	1	0	0

x - произвольное логическое значение  
x - "don't care" logic value



ЭК561PY2A,  
ЭК561PY2Б



К590ИР1