В первой половине 60-х годов время цифровые интегральные схемы транзисторной логики с эмиттерными связями выпускались несколькими фирмами, однако основными являлись цифровые микросхемы 300/350-й серии фирма Motorola, с временем задержки 8-8,5 нс. Такая скорость позволяла схемам работать на частотах до 30 МГЦ, что делало их быстрейшей логикой того времени.
Семейство интегральных схем транзисторной логики с эмиттерными связями 300/350-й серии (т.н. называемое семейство MECL I) фирмы Motorola относится к первому поколению ЭСЛ схем и появилось в 1962 году. Оно состоит из 2х15 цифровых интегральных схем:
| Модель | Выполняемая функция | Задержка распространения, нс | Рассеиваемая мощность, мВт | Примечание |
| MC301 | Пятивходовый клапан И/ИЛИ—НЕ-И/НЕ-ИЛИ | 6 | 35 | |
| MC306 | Расширяемый трехвходовьй клапан И/ИЛИ — НЕ-И/НЕ-ИЛИ | 6 | 35 | |
| MC307 | Расширяемый трехвходовьй клапан И/ИЛИ — НЕ-И/НЕ-ИЛИ | 6 | 13 | Без выходных резисторов |
| MC309 | Двойной двухвходовый клапан НЕ-И/НЕ-ИЛИ | 6 | 49 | |
| MC310 | Двойной двухвходовый клапан НЕ-И/НЕ-ИЛИ | 6 | 49 | |
| MC311 | Двойной двухвходовый клапан НЕ-И/НЕ-ИЛИ | 6 | 36 | |
| MC312 | Двойной трехвходовый клапан НЕ-И/НЕ-ИЛИ | 6 | 49 | |
| MC313 | Четвертной двухвходовый клапан НЕ-И/НЕ-ИЛИ | 6 | 110 | |
| MC315 | Возбудитель линии | - | 230 | |
| MC303 | Полусумматор | 6 | 60 | |
| MC302 | R-S триггер | 12 | 35 | |
| MC308 | J-K триггер | 10 | 52 | Рабочая частота до 30 Мгц |
| MC314 | J-K триггер | 6 | 114 | Рабочая частота до 40 Мгц |
| MC304 | Возбудитель смещения | - | 18 | |
| MC305 | Пятивходовый клапанный расширитель | 6 | - |
Цифровые интегральные схемы ТЛЭС 300-й серии фирмы Motorola работают в диапазоне
температур от —55 до +125°С, их аналоги 350-й серии - от 0 до +75°С.
Первоначально все схемы размещались в плоских керамических корпусах TO-91,
имеющих 10 выводов. Чуть позже стали доступны исполнения в круглом металлостеклянном
корпусе и плоском керамическом 14-выводном TO-86.
К числу технологических особенностей этих схем следует отнести использование
в схемах J-K триггера МС308 тонкопленочных конденсаторов, а также изготовление
всех схемных соединений из алюминия.
Типичные интегральные схемы транзисторной логики с эмиттерными связями 300-й серии фирмы Motorola:
(фото от 1Ж24Б)
Типичный клапан МС306, имеющий объединение на входе, равное 3, состоит из двух переключателей тока на транзисторах типа n-p-n, один из которых собран на транзисторах Т4, Т5, Т6, имеющих общие эмиттеры и коллекторы, а второй собран на транзисторе Т3. Входные сигналы U1, U2 и U3 подаются на базы транзисторов первого переключателя тока, а база транзистора Т3 второго переключателя тока подсоединяется к источнику напряжения смещения, выходной уровень напряжения которого Uб находится посредине между уровнями напряжений логического «0» и логической «1». В результате, если на базу одного или нескольких входных транзисторов Т4, Т5, Т6 подан высокий уровень логической «1», ток I1 проходит через первый переключатель тока, разветвляясь в цепи соответствующих входных транзисторов, имеющих общий эмиттер, и вновь собираясь на общем коллекторе этих транзисторов, и далее через резистор Rк1. Если на всех базах входных транзисторов Т4, Т5, Т6 имеется низкий уровень логического «0», ток I1 проходит через второй переключатель тока на транзисторе Т8 и через резистор Rk2.
Выходные сигналы клапана UO1 и UO2 снимаются с двух эмиттерных повторителей на транзисторах T1 и Т2, один из которых присоединен к коллекторному резистору Rk1 первого переключателя тока, а второй — к коллекторному резистору Rk2 второго переключателя тока. Эмиттерные повторители, с одной стороны, имеют низкий выходной импеданс (около 22 ом), обеспечивающий получение большого разветвления на выходе (более 25), и относительную независимость выходных уровней напряжения от нагрузки. С другой стороны, они смещают выходной уровень напряжения на эмиттере относительно входного уровня напряжения на базе на величину напряжения база — эмиттер кремниевого интегрального транзистора типа n-p-n, т. е. примерно на 0,75 в, обеспечивая получение уровней выходного напряжения UO1 и UO2, совместимых с требованиями входных сигналов, подаваемых на базы входных транзисторов клапана T4, Т5 и Т6.
Клапанные схемы имеют задержку распространения 6 нсек. Объединение на входе с помощью схемы расширителя МС305 может быть доведено до 25. Разветвление на выходе для всех цифровых интегральных схем ТЛЭС 300-й серии равно 25. Для улучшения стабильности источник напряжения смещения, используемого в схемах 300-й серии, также выполнен в виде интегральной схемы МС304, имеющей температурную компенсацию на диодах Д1 и Д2 в базовой цепи транзистора T1 так что его выходное напряжение смещения при изменении температуры остается посредине между уровнями напряжений логического «0» и логической «1». В составе 300-й серии цифровых интегральных схем ТЛЭС фирмы Motorola имеется схема J-K триггера МС308, работающего на частоте 30 Мгц. В этом триггере промежуточное запоминание информации осуществляется на входе с помощью конденсаторов С4 и С2.
Для цифровых интегральных схем ТЛЭС 300-й серии фирмы Motorola напряжение питания Uk составляет +5,2 в, а напряжение источника смещения составляет примерно +4,05 в. Тогда, если величины сопротивлений резисторов клапана ТЛЭС равны R3 — 2 ком, R — 1,24 ком, RK1 = 270 ом и RK2 = 300 ом, уровень напряжения логического «0» получается равным около +3,65 в, а уровень напряжения логической «1» — около +4,45 в.
Область передаточных характеристик клапана ТЛЭС, получающаяся в результате разброса параметров и температурных изменений, показана на рисунке:
Из этого рисунка видно, что ширина переходной области передаточных характеристик значительно меньше величины перепада напряжений логических уровней выходных сигналов, равного примерно 0,8 в. В наихудшем случае рабочих точек, соответствующих минимальному высокому уровню напряжения логической «1» и максимальному низкому уровню напряжения логического «0», перепад напряжений логических уровней выходных сигналов уменьшается очень мало и составляет немногим менее 0,7в.